HOME자료실보기
  재미있게 설명한 PCB SI/PI/EMI 작성일 : 2011-04-07          조회수 : 57,801  
  작성자 : 인터넥스 이메일 : @internex.co.kr            

원본 출처: http://www.ansoft.co.kr/html/sup/apds_lecture1.php


Part 1 : PCB Noise를 잡으려면?

 

전자회로/시스템이 점점 더 고속으로 발전할수록, 필연적으로 PCB의 Noise 문제 역시 더욱 해결이 어려워지고 있습니다. 이렇게 갈수록 복잡해지는 PCB Noise 문제를 해결하기 위해서는, 우선 PCB에 Noise가 유입되는 경로와 그것의 이론적인 원리를 이해하는 것이 중요합니다.

PART 1 에서는, PCB에서 Noise가 커지는 경우에 대해 공진과 임피던스의 개념에 기반하여 이해함으로써, 역으로 Noise를 억제하기 위해서는 어떤 행동을 취해야 하는가? 에 대한 방향을 제시하고자 합니다.


Step 1 : PCB Noise


 

 

Noise란 말 그대로 잡음을 말합니다. 고속의 시스템이나 PCB에 유입되는 잡음은 여러 가지가 있는데, 대표적으로 열잡음과 신호잡음, 전원에 의한 Switching Noise 등이 있습니다. 지나친 잡음은 신호의 품질을 떨어뜨려 시스템을 오동작 시키거나 데이터를 깨뜨리게 되는데, 이러한 잡음을 최소화하기 위해 많은 엔지니어들이 날밤을 새게 됩니다.

기본적으로는 잡음의 원천(source)를 찾아서 최소화하는 것이 필요하지만, 복잡한 전자회로 PCB에서 잡음원 그 자체를 제거한다는 것은 현실적으로 어려운 일입니다. 실제로  전자시스템/PCB 엔지니어가 할 수 있는 일은, 발생이 예측되는 잡음을 최대한 억제하고 제어함으로써, 잡음의 확산과 전달을 최소화하는 패턴의 PCB를 구성하는 일입니다.

그 첫 번째로는 우선 전력을 전달하는 PDN (Power Delivery Network), 즉 VDD로부터 각 능동회로의 전원부까지 연결되는 전력 전송로가 깨끗해야하고, 두 번째로는 그에 따라 주요한 데이터 선로간의 간섭을 최소화하고 불필요한 잡음의 유입을 최소화해야 합니다. 이렇게 clean한 PCB를 만들기 위해선 과연 어떻게 해야 할까요? 그러한 방법을 배우기 전에 제일 먼저 PCB에 Noise가 유입되는 과정을 차근차근 이론적으로 이해해보는 것이 중요합니다.

 

Step 2 : 공진이란? (Resonance)

 

학창시절에 농구공을 바닥에 튕겨본 분이라면 아시겠지만, 어느 순간 농구공이 다다다.. 하면서 갑자기 혼자서 세게 튀는 경우가 있습니다. 이는 농구공이 왕복 운동하는 주기의 길이와, 바닥과 손 사이의 공간적 거리(=길이)가 일치하면서 순간적으로 에너지가 집중되었기 때문입니다.

공진이라는 단어는 공학용어로써 뿐만 아니라, 우리 일상의 삶에서도 자주 발생하는 현상이기도 합니다. 두 남녀가 급 호감에 빠지며 서로를 느낄 때, 우리는 서로 “통했다” 라고 표현합니다만, 다른 말로는 서로 공명했다, 또는 공진했다고 말하기도 하지요. 이렇듯 서로 다른 에너지의 파장(주파수)가 동시에 일치할 때, 그 주파수에서 에너지가 집중되는 현상을 공진이라고 합니다.  

전자회로의 입장에서  본다면, 서로 반대되는 성질을 가진 인덕턴스(L)성분과 캐패시턴스(C) 성분이 존재할 때 하필이면 이 두 성분이 교묘하게 같은 복소값을 가지면서 두 성분의 합이 0이 될 때, 공진이 발생합니다. 즉, 분명히 자기장(L)과 전기장(C)에 각각 특정 주파수의 에너지성분이 축적되어 있는데, 임피던스로 보면 두 개의 합이 0이 되어 마치 없는 듯 보이는 것을 말하지요. 보이진 않지만, 에너지는 보존되고 있습니다.

 

Step 3 : 공진은 물리적 구조와 크기에 의존한다.

 

주기적 신호의 파장과 전기적/물리적 구조물의 파장이 일치하는 경우에 발생하는 것이 “공진”이라면, 여기서 우리는 두 가지 중요한 사실에 주목해야 합니다.

첫째, 특정 주파수에 에너지가 집중되는 현상이 과연 좋은 현상일까요? 의도된 공진은 목적에 맞게 잘 활용되겠지만, 만약 의도치 않은 주파수에서의 에너지 집중 현상은 대부분 태클이 될 것입니다. 마치 방송국에서 뉴스를 생방송 중인데, 아나운서가 아닌 카메라맨이 쓸데없이 말을 많이 하는 것과 마찬가지입니다. 그야말로 이런 쓸데없는 에너지방출은 소위 말하는 “지방방송”이고, 또 이것은 “잡음”이라는 개념과 일맥 상통합니다.

둘째, 공진이 물리적 구조의 파장에 의존한다는 의미는, 결국 어떤 구조물의 입체적 형상과 크기에 의존한다는 의미입니다. 바로 이 점 때문에 공진의 분석이 어렵다고 말하는 것입니다.

공진이 물리적 구조와 크기에 의존한다면, PCB의 경우는 어떠할까요? 수많은 패턴들과 VDD/GND 층들, 소자들.. 그 복잡한 물리적 구조에서 발생하는 공진을 과연 어떻게 예측할 수 있을까요?

 

Step 4 : 임피던스(Impedance) = 부하(Load) = 짐

 

임피던스는 소위 교류 저항이라고 부릅니다. 일반적인 DC에서의 저항값인 R에, 복소수의 jX를 첨가한 것이 바로 Z (Impedance)입니다. 즉, 좀더 정확한 물리적 의미는 “주파수에 따라 달라지는 저항” 이라고 할 수 있습니다. 그리고 수식적으로 정의되는 임피던스는 아래와 같이 전압과 전류의 비를 의미합니다.

임피던스 ( Z ) = 전압 ( V ) / 전류 ( I )

그렇습니다. 임피던스의 원래 정의는 전자장이라면 누구나 알고 있는 기본 수식, I = V/R 과 같은 의미입니다. 단지 DC에만 해당하던 R 대신에 주파수개념이 들어간 Z로 교체된 것일 뿐이죠.

사전적으로 “Impede” 라는 동사는, 무언가의 흐름을 방해한다는 뜻이고, 어원적으로 Impedance(임피던스)라는 말은 결국 정해진 전압에서 얼마나 전류의 흐름을 방해하는가? 의 역할을 합니다.

그리고 V = I * Z 의 수식으로 본다면, 전압은 전류와 임피던스의 곱으로 생성됩니다. 즉 정해진 전류가 흐를 때, 임피던스의 크기에 비례하는 전압을 생성해낸다는 뜻입니다. 바로 이점 때문에 임피던스는 부하(Load)라는 개념으로 사용되게 됩니다. 쉽게 말해서 임피던스가 높다는 얘기는 더 큰 짐(전압)을 지게 된다는 것이지요.

 

Step 5 : PCB Noise

 

중요한 것은, 공진이 발생할 때 임피던스의 변화를 관찰하는 것입니다. 과연 공진과 임피던스의 관계는 어떻게 나타날까요?

  

위 그래프에서 보시다시피, 신호의 반사계수와 입력 임피던스의 관계는 정반대의 형상으로 나타납니다. 그래프 모양은 똑같은데 가로축을 기준으로 반전시킨 듯 한 모양이지요? 즉 S11에서 밑으로 빠지는 부분이 공진점이고 임피던스는 그 반대의 경향을 보이니까.. 결론적으로 공진이 발생하는 주파수에서는 입력 임피던스가 커진다 라는 사실이 중요합니다.

다시 정리하면, 공진이란 특정 주파수의 에너지가 집중되는 현상이고, 그로 인해 해당 주파수에서는 임피던스(부하)가 크게 걸리기 때문에 그 주파수에서의 신호가 더욱 크게 보이게 되는 것입니다.

 

Step 6 : 임피던스와 Noise의 관계는?

 

자, 이제 공진 & 임피던스의 관계를 Noise의 관점에서 풀어서 이해해보도록 하지요. Noise와 관련하여, 중요한 핵심은 이것입니다.

 Resonance
= High Impedance High Noise Voltage
= Noise Current x High Impedance

입력 임피던스가 높다는 사실은, V = I * Z 의 근본적인 수식에 근거하여, 작은 전류성분의 Noise가 발생하더라도 다른 주파수보다 큰 전압 Noise 성분으로 나타난다는 점입니다. 그래서 PCB상에서 원치 않는 공진, 즉 특정 주파수에서 불필요하게 높은 임피던스는 그 주파수에서 Noise가 쉽게 타오른다는 뜻이 되는 것이죠!

 

Step 7 : 전자장 해석의 적용

   

 

자, 앞의 내용을 정리해볼까요?

- 특정 주파수에서 에너지가 집중되는 현상을 공진이라고 한다.
- 임피던스가 높다는 것은, 같은 전류에서 더 큰 전압이 실린다는 뜻이다.
- 공진이 발생하는 주파수에서는, 입력임피던스가 크게 보인다.
- 원치 않는 주파수에서의 공진은 입력 임피던스(부하)를 증가시키며    그 주파수에 작은 전류 잡음이 끼더라도 더 큰 전압 Noise로 나타난다.
- 이러한 불필요한 공진(=잡음의 증폭)은 물리적 구조에 의존한다.

그렇습니다. 불필요한 공진 주파수 에너지는 잡음을 더욱 키우는 효과를 일으키기 때문에, PCB의 공진을 분석한다면 이렇게 Noise에 취약한 주파수를 찾아낼 수 있게 됩니다.

그런데 문제는, 일반적인 회로 해석으로는 정해진 모델 값에만 의존하여 답을 구하기 때문에, 구조물의 형상을 정확히 반영할 수 없습니다. 바로 이 때문에, PCB의 Noise 해석에는 전자장 해석(Electromagnetic simulation)이 필요해집니다. 전자장 해석은 입체형상의 구조/크기와 재질을 그대로 이용하여,가장 원초적인 전자기 수식인 Maxwell equation으로 풀어냄으로써, 어떤 해괴한 형상의 구조물이라도 공진 주파수를 찾아낼 수 있기 때문입니다.

Part 2 : 전원을 청소하자! PI 과정

 

PI (Power Integrity) 라는 용어는 우리말로는 “전력무결성” 이라고 해석될 수 있습니다. SI (Signal Integrity)라는 용어에는 익숙하지만, PI라는 용어는 처음 들어보신 분들도 계실 것입니다. PI는 간단하게 말해서 깨끗한 전원 공급을 위한 모든 과정을 말합니다.

이는 특히 최근 들어 시뮬레이션 기술의 발달에 힘입어 크게 대두된 개념으로써, Part 2 에서는 이러한 기본적인 PI 과정에 대해 순서대로 차근차근 둘러보도록 하겠습니다.

Step 1 : PI란 무엇인가?


 

 

사람이 사는 낙 중 하나는 바로 맛난 음식을 먹는 것입니다. 사람의 병은 환경적인 요인도 있지만, 대부분은 먹는 것과 관련되어 있습니다. 먹거리가 좋아야 몸이 건강하다는데 동의하지 않는 사람은 없을 것입니다.

PCB도 똑같습니다. PCB 동작의 원천은 전원공급이며, PCB의 곳곳에 배치된 IC와 전자회로들에게 전원을 공급해주는 일의 중요성은 두말하면 잔소리겠지요? PI (Power Integrity) 는, PCB의 전력공급 체계를 안정화시키는 작업을 의미합니다. 전자장이라면, 전원과 전력공급의 안정화가 얼마나 중요한지 모르는 분들은 없을 것입니다.

사람의 먹거리에 유해성분이 들어있다면, 당장 설사가 쏟아질 수도 있고, 열이 나서 몸져눕거나, 장기적으로는 큰 병을 불러올 수 있습니다. PCB에서의 전원공급에서도 마찬가지입니다. 전원에 불필요한 Noise가 끼어있다면, 그 전원을 사용하는 모든 전자회로의 성능에 광범위하게 악영향을 줄 것은 불 보듯 뻔한 얘기입니다.

문제는, 전원의 Noise는 전원 그 자체를 깨끗하게 만든다고 장땡이 아니라, 전원을 공급하는 선로와 체계를 어떻게 효율적으로 만드느냐에 크게 의존한다는 점입니다. 그리고 그러한 모든 일련의 작업과정을 PI라고 부르는 것입니다.

 

Step 2 : PCB의 공진해석

 

Part 1 “PCB Noise를 잡으려면” 에서, PCB의 구조적 공진이 곧 Noise와 직접적으로 관련이 있다는 사실을 확인하셨을 것입니다. PI 과정은 통상 PCB의 VDD와 GND면의 구조적인 공진을 찾기 위한 공진해석부터 시작하게 되며, 구조 해석을 위하여 전자장 해석법을 이용하게 됩니다.

위 그림은 전자장 해석을 이용하여 PCB의 레이아웃을 그대로 해석하고, 공진 결과를 3차원 플롯으로 표시한 그림입니다. 이러한 간단한 공진해석을 통하여, PCB의 어느 부위에 어떤 주파수 성분이 얼마만한 크기로 공진하고 있는지 알 수 있고, 결과적으로 문제가 발생할 수 있는 부위를 육안으로 쉽게 찾을 수 있도록 도와줍니다.

 

Step 3 : 공진주파수와 크기를 가늠한다.

 

공진해석을 통해 공진주파수와 그 발생 위치를 찾았다 하더라도, 모든 공진을 동시에 잡기도 힘들 뿐더러 그럴 필요도 없습니다. 중요한 것은, PCB의 동작에 영향을 주는 주파수의 공진들만 잡아내면 되는 것이죠.  그러기 위해서는 산발적으로 발생한 공진의 주파수와 크기를 가늠할 필요가 있습니다.

공진해석을 하고 나면, 이와 같은 공진 차트가 만들어지는데. 이 차트를 통해 공진주파수와 그 Q값을 표시해줍니다. 여기서 Q값이란, 통상적으로 공진주파수를 공진대역폭으로 나눈 값으로써, 쉽게 말해서 공진이 얼마나 뾰족한가를 나타내는 값입니다.

결과적으로 Q값은 주파수 별로 공진이 얼마나 날카롭게 발생하느냐를 의미하는 값입니다. 이 Q값은 절대적인 지표는 아니지만, 대략적으로 주파수 별 공진의 크기 분포를 가늠하는 지표가 됩니다.

 

 

Step 4 : 임피던스를 분석한다.

 

공진해석을 통하여 PCB상에서 공진이 크게 발생하는 지역들을 찾았다면, 이번에는 그 위치에 측정용 Port를 추가한 후 전자장해석을 수행하여 각 위치에서의 주파수 별 임피던스 변화를 그래프로 확인합니다.

다시 말해서, 임피던스가 높다는 것은 공진이 크게 발생하는 지점을 의미하며, 이는 작은 전류 Noise라도 큰 임피던스와 곱해져서 큰 전압 Noise로 발현된다는 의미입니다. 그렇기 때문에 저러한 임피던스 분석결과는, 임피던스가 높게 나타나는 주파수에서 Noise에 취약하다는 의미를 직관적으로 알려주고 있는 것입니다.

이러한 임피던스 분석결과를 통해 목표 임피던스(Target Impedance)를 설정할 수 있으며, 이는 PI 분석과정을 수행함에 있어 막연한 목표점이 아닌, 수치적으로 계량화가 가능한 명확한 목표점을 갖고 개선에 임할 수 있다는데 의미가 있습니다.

 

Step 5 : De-Cap으로 공진잡기

 

PI 에서 가장 주요한 작업은 바로 Decoupling Capacitor, 소위 decap을 이용하여 임피던스를 낮추는 일입니다. 이렇게 전원단의 병렬 Cap을 튜닝하는 작업은 전자 공돌이들에게 아주 익숙한 일상다반사이죠.

PI 과정에서는 PCB의 레이아웃에 가상으로 Decap을 장착하고 바꾸어 가면서 임피던스 분석을 수행함으로써, 결과적으로 공진을 완화시킬 수 있는 적절한 Cap 값과 그 위치를 결정하게 됩니다.

실제 decap으로 사용되는 Capacitor 모델은 S2P (2 port S-parameter) 형태로 되어 있는데, 각 소자값 별로 저마다의 SRF(자기 공진 주파수)를 가지게 됩니다. SRF란 Capacitor의 기생성분 때문에 Cap이 더 이상 제 기능을 못하고 Inductor로 동작하는 주파수를 의미하는데, 이 지점에서  발생하는 급격한 임피던스 변화는 결국 공진을 의미합니다.

이러한 SRF의 원래 의미는 Capacitor로써 사용할 수 있는 최대 주파수를 의미하지만, Decap으로 사용될 때는 이 특성을 역이용하여 특정 주파수 성분을 GND로 빼버리는 bypass 역할을 수행할 수 있게 됩니다. 그래서 decap을 선정할 때는, 임피던스를 낮추어 공진을 완화시키고자 하는 주파수 대역 근처에 SRF값을 가지는 cap을 주로 이용하게 됩니다.

 

Step 6 : PCB를 개선한다.

 

위험한 공진 주파수를 찾아내고, 그에 따른 임피던스를 분석하였다면 이제 여러 가지 방법으로 PCB를 개선해야 합니다. 이러한 개선을 위해서는 특정한 주파수 대역에서 얼마 이하의 임피던스를 구현하겠다는 목표점인 “Target Impedance”가 설정되어야 합니다.

1. Decap 튜닝
임피던스가 높은 지역의 decap 값을 바꾸어 보거나, 새로운 decap을 추가하여 임피던스의 변화를 관찰합니다. 가장 1차적으로 취할 수 있는 PI 개선 작업이며, 많은 경우 적절한 decap을 설정하는 것으로도 임피던스를 충분히 안정화시킬 수 있습니다.

2. Via 조절
VDD나 GND의 via 위치나 개수는 전원의 안정화에 매우 중요한 역할을 합니다. 임피던스가 높은 지역 주변의 GND via를 증가시키거나, via의 종류를 바꿈으로써 임피던스를 낮출 수 있는 조합을 찾아내고 레이아웃에 반영합니다.

3. Pattern 수정
Decap과 via 튜닝으로도 임피던스의 개선이 어렵다면, VDD plane과 GND plane의 형상과 밀도를 조절하여 PI를 개선해야 합니다. 경우에 따라 VDD/GND를 각각 하나의 층 전체로 사용하기 어려운 경우 수도 있으므로, Analog와 Digital의 GND를 분리한다던지, 각각의 GND 형상을 최적화한다던지 하는 여러 가지 방법으로 임피던스를 안정화시켜야 합니다.

 

Step 7 : PI의 완성

   

 

지금까지 설명했던 PI과정을 간단하게 정리하자면 아래와 같습니다.

1. PCB 레이아웃의 공진해석을 통해 공진주파수와 위치를 찾아냄
2. 공진 발생 위치 및 주요한 선로 주변의 임피던스를 분석
3. decap과 레이아웃 수정을 통해 목표한 임피던스 값보다 낮아지도록 수정과 해석을 반복함.

결국 우리가 실무에서 무한튜닝으로 전원의 Noise를 제거하던 단순 과정을, PCB를 제작하기 전 단계에서 그 레이아웃을 이용하여 보다 과학적이고 간편하게 전원공급을 안정화시키는 과정이 바로 PI 과정입니다. 이는 단순히 전원부 decap의 초기값을 미리 정하는 것 뿐 아니라, 레이아웃의 구조적인 문제에 기인한 치명적인 문제를 미연에 방지하고 미리 수정한다는데 큰 의미가 있습니다.

이러한 PI 과정을 수행함으로써 얻을 수 있는 이득은 아래와 같습니다.

- Noise에 취약한 전원부위를 보강함으로써 깨끗한 전원신호를 구성
- 측정으로는 발견하기 힘든 문제점을 이론적으로 찾아내어 해결
- PCB를 제작하기 전에 미리 구조적인 문제를 해결함으로써,
   불필요한 재설계를 최소화하여 개발시간 단축 및 원가 절감

Part 3 : 신호간섭을 잡자! SI 과정

 

SI (Signal Integrity) 는 밀집된 공간에서의 신호를 안정시키는 일련의 작업을 일컫는 말로써, 요즘에야 화두가 된 ‘PI’라는 개념보다는 훨씬 오래 전부터 사용되어온 용어입니다. 특히 최근에는 디지털이 겁나게 빠른 속도로 발전하면서 그 수요가 폭증하고 있지요.

Part 3에서는, 이러한 SI 기술에 대한 배경 설명과 더불어, SI 과정에 필요한 개념들에 대해 알아보도록 하겠습니다.

Step 1 : SI 분석이란?

    
 

 

고주파 RF, 그리고 고속 디지털이 급 발전 하는 최근, 전자장이 엔지니어들의 최대 화두 중 하나는 바로 SI (Signal Integrity) 입니다. 신호는 점점 더 빨라지고, 공간은 점점 더 좁아지고, 스펙은 점점 더 빡세지는 3중고에 시달리고 있지요.

SI는 이렇게 제한된 공간 내에 밀집된 선로와 회로들에 있어서, 각각의 신호들이 온전하게 전달되게 하는 일련의 작업을 통칭하는 말입니다. 문자 그대로 신호들이 응집되어 있어서, 선로간에 서로 간섭이 발생하고 또 자신의 신호의 왜곡이 발생할 수 있기 때문입니다.

그렇기 때문에 SI 입장에서는 모든 선로가 하나의 “회로” 처럼 보입니다. 예전의 일반적인 전자회로처럼, 그저 소자와 소자 사이를 routing(연결)만 하면 되는게 아니라, 그 모든 선로가 하나의 inductor이고, Resistor이면서 모든 선로와 선로 사이의 공간은 capacitor라는 개념이 필요한 것이 바로 SI입니다.

SI는 이처럼 모든 선로를 하나의 회로로 보기 때문에, 측정보다는 구조물에 대한 simulation에 많이 의존하는 개념입니다. 미세하고 작은 구조물에 대해선 측정 자체도 어려울 뿐더러, 측정결과를 오히려 믿기 어려운 경우도 허다합니다. 그 때문에 SI를 위한 각종 simulation 기술이 발전해왔고, SI 분석이라 하면 결국 Simulation S/W를 이용한 분석을 의미하기도 합니다.

 

Step 2 : Crosstalk

 

SI나 EMI를 다룰 때 반드시 나오는 말 중 하나가 crosstalk입니다. 말 그대로, cross(가로질러서) talk(말한다), 즉 남들 말하고 있는데 끼어들어 말하는 걸 말하지요.

RF적인 관점에서는 이 crosstalk를 coupling이라고 부를 수도 있겠지만, 어쨌든 뭐라 부르건 간에 SI 세상에서는 모든 선로들이 서로 간섭한다고 가정하고, 그 간섭의 정도를 가늠하려고 하게 됩니다. 이렇게 떨어져 있는 선로간의 간섭(crosstalk) 현상에 대해서는 크게 두 가지 관점에서 설명이 가능합니다.

1. 모든 선로는 inductor이다.
선로가 길어지면 그 주변을 회전하는 자기장이 생성되고, 이렇게 생성된 자기장 때문에 교류성분의 흐름을 막는 것이 바로 inductor입니다. 또한 두 개의 선로 사이에는 mutual inductance라고 불리 우는, 각각의 자기장에 담긴 정보가 서로 교환되어 버리는 현상이 존재합니다.

2. 모든 금속과 금속 사이는 capacitor이다.
Capacitance는, 도체와 도체 사이에 유전체가 존재하면 발생하는 개념으로써, 직류는 전달이 안되지만 교류(특히 고주파일수록)는 전달하는 특성이 있습니다. 그러다 보니 선로가 위아래로 겹치는 것은 물론이요, 옆으로 지나가는 경우에도 두 선로 사이에 존재하는 capacitance로 인해 신호가 서로 섞이게 됩니다.

 

Step 3 : 전자장 해석의 중요성

 

전자장 해석 (Electromagnetic Simulation)은, 전자 관련 해석법중 가장 근원적이고 원초적인 해석방법으로써, 해석대상을 자그마한 mesh라는 단위로 분할하고 각 분할구역에 대해 Maxwell Equation을 푸는 방법입니다. 이 방법은 전압, 전류, 전자기파 등 모든 것을 정의하고 모델링할 수 있는 Maxwell의 방정식을 풀기 때문에 해석 구조에 제약이 없고, 해석대상 내의 모든 대상을 한꺼번에 고려한 전자기 분석 결과를 얻을 수 있습니다. 바로 이렇게 대상을 통째로 풀 수 있다는 장점 때문에, 상대적으로 긴 해석시간과 일정 수준의 이론적 지식을 요한다는 난점에도 불구하고 SI 해석에 있어서는 가장 필수적인 해석방법으로 평가되고 있습니다.

일반적으로 흔히 사용되는 회로 해석법은, 각 선로간의 간섭에 대해 정해진 계수 만큼만을 계산하기 때문에 제약이 있지만, 전자장 해석은 선로와 구조물과의 관계를 있는 그대로 계산하고 그 간섭량을 추출할 수 있습니다. 복수개의 선로가 특별한 규칙 없이 배치된 복잡한 선로에서는, 바로 이렇게 실제 구조 전체를 그대로 해석하는 전자장 해석법이 가장 정확하고 효과적일 수밖에 없습니다.

 

Step 4 : 회로해석의 활용

 

SI를 위해선 특별한 제한이 없는 전자장 구조 해석이 가장 기본적인 요소라고는 하지만, 회로적 해석법도 반드시 필요합니다. 전자장 해석을 통해 얻을 수 있는 것은, 결국 실제 신호를 인가하고 그 전달과 왜곡 과정을 관찰할 수 있는 SPICE 등가회로 모델입니다. 이 등가회로 모델에 기반하여 신호의 왜곡과 변형의 정도를 가늠하는 것이 바로 SI 과정의 핵심이라 할 수 있습니다.

PCB SI 해석의 완성을 위해서는, 레이아웃을 전자장 해석하여 추출한 SPICE 형태의 등가회로에, IBIS 모델 등에 기반한 실제 전기적 신호 파형을 인가하고 그 신호의 변형 과정을 해석해야 합니다. 바로 이렇게 임의의 전기적 신호를 인가하고 시간적 파형해석 (Transient)를 하려면 반드시 SPICE에 기반한 회로해석(Circuit Simulation)이 적용되어야 합니다.

 

Step 5 : IBIS 모델이란?

 

IBIS 모델이란, IC(칩)의 각 단자에서 나오는 신호파형의 형태를 모델링한 것을 말합니다. 이는 순전히 simulation을 위해 대두된 개념이며, 각 IC 단자에서 나오는 디지털 파형의 모양을 측정하고 텍스트 데이터로 정리한 모델입니다.

즉 IBIS model 파일 내부를 들여다보면, 시간 축에 대해 일정한 파형을 그리는 텍스트 들이 핀 별로 정의되어 있습니다. 문자 그대로 그냥 파형 데이터만 넣어둔 것일 뿐이므로 생각해보면 매우 단순한 개념입니다.

IBIS 모델파일은 IC에서 나오는 transient 파형을 해석함에 있어서, 실제의 IC 제품에서 나오는 것과 동일한 모양새의 출력파형을 PCB의 SPICE 등가회로에 인가하고 그 해석 결과를 본다는데 의의가 있습니다. 이러한 IBIS 모델에는 단순히 파형의 그래프 정보 뿐 아니라, 아래와 같이 몇 가지 추가적인 정보들이 담겨 있습니다.

- 각 Pin별로, Package에 따른 bonding wire의 R.L,C 기생성분 데이터
- Simulation에서 IBIS buffer type을 규정할 수 있는 model_type
- IC의 동작 enable 모드가 High인지 Low인지 규정
- 각 pin 모델 별로 clamping 여부를 정의

 

Step 6 : 임피던스와 Noise의 관계는?

   

 

디지털 파형의 품질을 검증하는 가장 훌륭한 잣대는 바로 Eye-diagram입니다. 이는 특히 SI 신호품질 평가에 애용되는 지표로써, high와 low를 넘나드는 디지털 파형을 한 주기 단위로 왕창 겹쳐서 본 그래프입니다. 즉, 한 주기, 두 주기, 세 주기.. 똑같은 1,0의 디지털 파형을 줄줄이 겹쳐서 봄으로써, 그 중에서 품질이 나쁜 파형은 어느 정도 수준인지 한눈에 알아 볼 수 있는 아주 쉽고 간편한 잣대이지요.

Eye-diagram이라 불리 우는 이유는, 가운데 파형이 빈 자리가 넓으면 좋은 품질이고, 좁으면 나쁜 품질이기 때문입니다. 왜곡이나 잡음이 많이 낀 경우는 잡스런 파형들 때문에 가운데 구멍이 좁아 보일테니까요. 바로 이렇게 사람 눈처럼 컨디션에 따라 열리고 닫히는 듯한 모양새를 하고 있기 때문에 Eye(눈) diagram이라 불리웁니다.

 

Step 7 : SI 개선과정

   

   

 

자, SI 개선을 위한 과정의 실무적인 Step은 아래와 같습니다.

1. PCB 레이아웃 상에서 주요한 분석을 원하는 선로에 입출력 Port를 설정하고
    전자장해석을 수행한다.
2. 수행된 전자장해석 결과에서 SPICE 형태의 등가회로를 추출한다.
3. 추출한 SPICE 모델을 회로해석에서 import하고,
    각 Port에 적절한 입력신호와 출력 부하를 설정한다.
4. Transient 해석으로 파형의 품질 변화를 관찰하고 개선점을 탐색한다.

이러한 SI 해석 과정을 통해 여러 가지 관점에서 디지털 파형 품질을 평가할 수 있는데, 우선 전원단의 SSN (Simultaneous Switching Noise)이 신호에 얼마나 악영향을 주는지 평가해 볼 수 있습니다. 또한 Eye diagram을 이용하여 timing 문제와 전반적인 noise 문제를 점검해볼 수 있습니다.

실제로 SI 분석에서 얻을 수 있는 점은, 현재의 구조에서 발생할 수 있는 문제점과 그 결과를 확인하는 것까지이며, 이것을 어떻게 개선하는가 자체는 엔지니어의 몫이 됩니다. 그렇게 PCB와 소자 등 여러 의심부위를 바꾸어 가면서 그 해석 결과를 개선해 나가는 과정이 바로 SI 과정입니다.

Part 4 : EMI/EMC 분석

 

EMI/EMC는 21세기의 전자 엔지니어들에겐 피할 수 없는 숙명입니다. 실제 EMI 문제를 해결하는 인증부서의 엔지니어가 아니라 하더라도, EMI 문제는 설계단계에서 부터 제조, 양산과 테스트 방법론에 이르기까지 영향을 주지 않는 부분이 없기 때문입니다.

본 장에서 방대한 EMI/EMC 문제를 심도 깊게 다루기는 역부족이겠지만, 지금까지 설명되어온 PCB Noise, PI/SI와 EMI의 관계를 설명하고 그에 대처하는 방법에 대해 간략하게 설명함으로써, EMI 를 분석하고 해결하는데 도움이 되는 중요한 팁을 전달하고자 합니다.

Step 1 : EMI 문제 - 이론으로의 회귀

    
 

 

전자엔지니어라면 누구나 EMI 문제가 어려운 문제라는 것을 알고 있을 것입니다. 일단 EMI 관련 용어를 한번 짚고 넘어가도록 하지요.

EMI (Electro-Magnetic Interference) : 전자파 장애. 전자파 간섭.
EMS (Electro-Magnetic Susceptibility) : 외부 전자파에 대한 내성
EMC (Electro-Magnetic Compatibility) : EMI가 잘 제어되고, EMS가 잘 되어
                                                          전파환경이 쾌적한 상태.

결국 전자장비의 불요 전자파 방출량을 일정 수준 이하로 제어하고, 외부에서 강한 전자파가 오더라도 오동작하지 않는, 그러한 쾌적한 EMC 환경을 만드는 것이 엔지니어의 몫입니다.

EMC가 어려운 이유는, 문제를 예측하기도 어렵고, 발견된다 하더라도 그 원인과 해결점을 찾기가 막연한 경우가 많기 때문입니다. 시스템은 점점 더 빨리지고, 구조는 복잡해지고, 규격은 더 빡세지고 있기 때문에 그야말로 제대로 3중고입니다.

이런 저런 이유로, EMI 문제는 현장에서 측정과 경험으로 잡아야 한다는 경향이 대세였지만, 최근에는 시뮬레이션 기술의 발전으로 여러 가지 다양한 예측과 해결법이 제시되어지고 있습니다. 시뮬레이션이란 결국 어떤 현상을 이론적인 수식으로 풀어내는 과정이고, 모든 자연계 현상은 물리적 법칙을 벗어나지 못합니다. 그러한 점에서, 물리 법칙에 근거한 시뮬레이션은 현실의 EMI 문제를 해결하는 중요한 단서를 제공할 수 있습니다.

 

Step 2 : Field Simulation


 

 

EMI는 결국 전자파(Electromagnetic Wave)에 대한 문제입니다. 그렇기 때문에 예전부터 EMI 문제의 해결을 위해 전자장 해석 방법의 도입이 시도되어 왔습니다. 전자장 해석법의 Field simulation을 이용하면, 전자기기의 외부로 방출되는 전자파 (E field, H field) 의 분포와 그 양을 예측할 수 있지요.

그렇기 때문에 EMI/EMC를 이론적으로 분석하고자 한다면, Field Simulation을 반드시 고려해야 합니다. 물론 Field simulation 결과 자체로는 문제 발생의 수준과 그에 대한 해결법을 직관적으로 알아채기 힘든 경우도 많습니다. 그러나 field 분포를 통해 불필요하게 에너지가 집중되는 부위를 탐색하며 문제의 근원을 찾거나, 그에 기반하여  해결의 중요한 실마리를 얻을 수 있습니다.

또한 field 데이터를 기반으로 특정 방향과 위치의 emission 양을 계량화함으로써, 문제해결의 목표점과 기준을 설정할 수 있습니다. 이렇듯 field simulation은 EMI/EMC 분석에 있어서 많은 단서를 제공해줄 수 있는 key word라 할 수 있습니다.

 

Step 3 : Emission Test

 

Field Simulation이 전자기기의 개괄적인 전자파 분포를 제시해준다면, 특정한 방향과 지점의 field 량을 수치화한 Emission test simulation은 보다 직관적이고 계량화가 가능한 목표점을 제시해 줄 수 있습니다.

EMI 인증에서 가장 빡센 규격은 역시 spurious emission, 즉 불요파 방사입니다. 이것은 정말 측정하기 전에는 쉽사리 예측할 수 없는 것으로서, 어느 방향으로 얼마만큼의 불필요한 주파수 에너지가 방출될지는 며느리도 모르는 일입니다.

이렇게 불필요한 Emission은 결국 남들에겐 Noise를 방출하는 것과  마찬가지가 되며, 그렇기에 전자 시스템의 베이스가 되는 PCB의 Noise를 제어하는 것은 Emission과 깊은 관련이 있습니다. 즉, EMI 문제를 해결하기 위해서는, PCB의 Noise와  Emission은 어떤 관련이 있는지 진지하게 고찰해볼 필요가 있다는 것이지요.

 

Step 4 : PI와 EMI의 연관성

 

 

2장에서 설명했던 PCB PI 과정은, 전원단의 Noise 자체를 해결하는 것이 아니라, 전원선로의 임피던스를 낮춤으로써 외부에서 Noise 전류가 유도되더라도 그로 인한 Noise 전압의 발생을 최소화하도록 일종의 내성을 갖게 하는 과정이었습니다.

중요한 점은 이 방법이 EMI 문제 해결에서도 그대로 통할 수 있다는 점입니다. PCB에 PI가 잘되어 있고, 중요 주파수 대역에서의 임피던스가 충분히 낮아서 Noise가 잘 출몰하지 못한다면, EMI로써 외부로 날아가는 Noise인 불요파(Spurious)도 줄어들 것은 어찌 보면 당근이겠지요.

실제로 실무상에서 발생하는 spurious의 원인을 몰라서 헤매다가, 원론으로 돌아가서 PI 과정을 수행하고 불필요하게 높은 임피던스들을 잡아주다 보면 신기하게도 Emission 문제가 해결되는 경우가 많습니다. 물론 PI 만 한다고 해서 100% EMI 문제가 해결되지는 않습니다만, 많은 spurious 주파수들은 PI 과정에서도 문제점으로 발견됩니다.

아래의 예제 그래프를 보시면, 임피던스가 높았던 주파수는 Emission test 에서도 높은 방출량을 보였으나, PI 과정을 거치며 임피던스를 낮추자 spurious emission 도 그에 따라 줄어든 것을 관찰할 수 있습니다.

 이것은 EMI 문제의 접근과 해결에 있어서 매우 중요한 사실입니다.

 

Step 5 : SI를 통한 EMC

 

 

SI 과정은 밀집한 선로들 속에서 주요한 신호 선로들의 파형품질을 일정 수준 이상 확보하기 위한 분석과 개선과정이라 할 수 있습니다.

SI 관점에서 중요한 것은, 입력신호의 종류나 형상에 따라 EMI/EMC 의 경향도 바뀔 수 있다는 점입니다. 즉 입력이 단순한 아날로그 sine 파이냐, 복잡한 디지털 데이터이냐에 따라서도 spurious emission의 주파수나 크기는 변화될 수 있습니다.

왜냐하면 단일 주파수 신호의 아날로그/RF 신호에 비해, 디지털 데이터 신호는 퓨리에 변환에 의거하여 매우 복잡하고 지저분한 spectrum(주파수 분포도)를 갖고 있기 때문입니다.

그렇기 때문에 몇몇 critical한 EMI 문제는 SI 분석상에서 실제 신호를 입력해야만 예측되기도 합니다. 다르게 말하면, SI 문제를 해결해나간다는 것은 신호선로에 올라타는 간섭과 Noise들을 잡는 과정이기 때문에, 주요한 SI 문제를 해결하다 보면 그 자체로 EMI 간섭 문제를 해결하는 과정이 되기도 한다는 것이죠.

 

Step 6 : 전자파 차폐 (Shielding)

   

 

EMI를 해결하는 가장 쉬운 방법은 전자파 자체를 벽으로 막아 버리는 것입니다. 전자기파는 금속을 투과하지 못하고 반사되어 버리는데, 정확히는 자신의 파장보다 매우 작은 크기의 금속망을 통과하지 못합니다.

예를 들어 철망의 경우라면, 철망의 구멍보다 훨씬 작은 파장의 고주파는 철망을 통과해버리지만, 그렇지 못한 주파수는 철망이 마치 금속판과 마찬가지로 보여서 투과하지 못하고 전반사되어 버립니다.

이 때문에 EMI 간섭 문제를 방지하려고 RF부나 PLL부와 같은 아날로그 핵심 부품 위에 metal can이나 housing을 씌우기도 하며, 이 방법은 전자파 차폐에 있어서는 확실히 효과적입니다. 주로 돈이 문제일 뿐인 것이죠.

이런 금속차폐가 외부의 전파를 차단하지만, 내부에서 발생한 전파도 밖으로 내보내지 못하고 내부에서 다중 반사될 수 있다는 점도 주의해야 합니다. 즉 metal can이나 hosing/case 내에서는 그 금속 차폐 구조 때문에  공진(Resonance)이 발생할 수 있으며, 이 공진주파수는 때때로 오히려 Noise가 모여버릴 수 있다는 사실을 계산해 가면서 정해야 합니다.

 

Step 7 : PI / SI / EMC

   

   

 

지금까지 4부에 걸쳐 PCB의 PI / SI / EMC에 대해 간략하게 알아보았습니다. 그러나 여전히 fail난 PCB를 보면 어떻게 처리하고 해결해야 할지 고민스럽지요?

중요한 것은, PI / SI / EMI 는 서로 유기적인 관계를 맺고 있다는 사실입니다. 만약 PCB나 시스템에서 EMI 문제가 발생하였다면, 어떤 접근 방법으로든 분석을 해서 원인을 찾고 해결해야 할 것입니다. 그러기 위해선 EMI 그 자체가 문제가 아니라, 그것의 발생부위를 찾고 그 발생을 최대한 억제하기 위한 어떤 “접근방법”이 필요해집니다.

바로 이럴 때, PI/SI 과정은 EMI 문제에 접근하고 해결함에 있어서 구체적이고도 효과적인 방법으로 활용된다는 것입니다. PI (Power Integrity) 과정을 통해 PCB 전원단으로의 Noise 유입을 최소화하고, 주요 선로의 SI (Signal Integrity) 과정을 통해 신호간섭과 불필요한 peak 성분을 완화함으로써, 결과적으로는 불요파(spurious)의 발생과 증폭이 억제되는, 편안한 EMC 환경을 구축할 수 있는 기반을 마련할 수 있다는 것이지요.

또한 막연한 경험적 지식과 달리, PI/SI 시뮬레이션 분석과정은 객관적이고 계량화된 데이터의 축적이 가능하기 때문에, 장기적으로 EMI 문제해결 과정을 체계화할 수 있다는 장점이 있습니다.

이렇듯 이론적 계산에 근거한 PI/SI 시뮬레이션의 적절한 활용을 통해 PCB의 EMI 문제를 얼마나 잘 예측하고 대처할 수 있느냐에 대한 여부는, 21세기를 살아가는 전자 엔지니어의 경쟁력을 평가하는 중요한 잣대라고 할 수 있습니다. 엔지니어 여러분, 열공하세요! ^^

첨부파일 다운로드

로그인 후 등록 할 수 있습니다.

 
번호 제목 글쓴이 작성일 파일 조회수
2 PCB Signal Analysis의 필요성 인터넥스 2011-05-26 15,586
1 => 재미있게 설명한 PCB SI/PI/EMI 인터넥스 2011-04-07 57,802
   1  2  3  4