HOME자료실보기
  PCB Transmission Line Impedance의 구성 요소 작성일 : 2011-06-10          조회수 : 42,581  
  작성자 : 인터넥스 이메일 : jcshim@internex.co.kr            

우리가 사용하는 PCB Board 환경에서는 여러 가지 원인으로 인해 Impedance가 달라져서 다양한 문제가
발생하므로 Impedance값을 수치화해야 합니다. 따라서 이번 자료에서는 PCB Transmission Line Impedance
구성요소를 알아보고 상호간에 어떤 관련이 있는지에 대해 알아보겠습니다.

 

PCB Transmission Line Impedance의 구성요소에는 어떤 것들이 있을까요?

 

우리가 실제로 PCB Board를 제작하면서 조절할 수 있는 구성 요소로는 PCB 원판의 유전율,
Transmission Line
의 구조(Microstrip Line, Strip Line ), Transmission Line Width & 두께,
Transmission Line
Reference Plane 간의 두께 (PCB 층간 Prepreg 두께), Stack-up 등이 있습니다.

 

PCB Transmission Line Impedance의 구성요소에 따라 Impedance를 어떻게 표현 할 수 있을까요?

 

여기서는 PCB Board에서 Transmission Line의 구조에 따라 Impedance(Z0) 표현 방법에 대해
기술하겠습니다.
 Transmission Line
은 구조에 따라 크게 Microstrip Line, Strip Line으로 나눌 수 있습니다.

 

1.     Microstrip Line


  Microstrip Line
의 구조와 Impedance(Z
0)를 구하는 식은 아래와 같습니다.





식에서 보면 알 수 있듯이 Impedance(Z0) Transmission Line Width(W), Copper 두께(T),
Prepreg의 두께(H)와 모두 관련이 있습니다.
 
식을 간단히 보면 Transmission Line Width(W), Copper 두께(T)와 유전율(er)의 값이 커질수록,
PCB 층간 Prepreg 두께 (H)가 얇아질수록 Impedance(Z0)가 작아집니다.
 

2.  Strip Line


 Strip Line의 구조와 Impedance(Z0)를 구하는 식은 아래와 같습니다.




식에서 보면 알 수 있듯이 Microstrip Line의 구조와 마찬가지로 Transmission Line
Width(W)와 Copper 두께(T), 유전율(er)의 값이 커질수록PCB 층간 Prepreg 두께(H)가 얇아질수록
 Impedance(Z0)가 작아집니다.

 

위의 내용을 그래프로 표현하면 아래와 같습니다. 결과물에 대한 Test 환경 조건에서 매질은 일반적으로
사용하는 FR4 (, 유전율 er = 4.2)로 고정하고, Transmission Line Width(W) Copper 두께(T),
PCB 층간 Prepreg 두께(H)를 변경하면서 그에 따른 Impedance(Z0)의 변화를 나타낸 것입니다.






그래프를 보면 PCB 층간 Prepreg 두께(H)가 얇아지고, Transmission Line Width(W)가 커질수록
Impedance(Z0)의 값이 줄어드는 것을 볼 수 있습니다.
또한 다른 요소가 모두 같은 값일 경우, Copper 두께(T)가 두꺼울 때가 얇을 때보다 Impedance(Z0)
값이 작은 것을 볼 수 있습니다.


 

다음은 일반적으로 사용되는 Dielectric Material의 유전율 값을 정리해 놓은 표 입니다.
참고하시기 바랍니다.





이와 같이 Transmission LineImpedance PCB Transmission Line을 구성하는 요소들과
긴밀한 관련이 있습니다.

 

 

 

 

 

                                              참고자료 : Demystifying PCB Impedance Control

                                                           HIGH-SPEED DIGITAL SYSTEM DESIGN

                                                           PCB Impedance Control

                                                           SIGNAL INTEGRITY


                                                작성자  :  Internex CAE Team
                                                            Park. Ah Yeon

 


 

첨부파일 다운로드

로그인 후 등록 할 수 있습니다.

 
번호 제목 글쓴이 작성일 파일 조회수
17 Crosstalk 인터넥스 2011-07-13 50,860
16 Topology 개요 인터넥스 2011-07-13 26,301
15 Gbps Differential Signaling의 검토.. 인터넥스 2011-06-27 23,828
14 System Clock의 구성 방식 인터넥스 2011-06-27 24,031
13 Signal Fan-out 인터넥스 2011-06-27 34,551
12 Digital System에서의 Setup / Hold T.. 인터넥스 2011-06-20 68,868
11 Impedance matching 방법 인터넥스 2011-06-20 77,860
10 Impedance mismatching시 발생하는 .. 인터넥스 2011-06-20 28,278
9 => PCB Transmission Line Impedance의 구.. 인터넥스 2011-06-10 42,582
8 PCB Stack-Up 시 고려사항 인터넥스 2011-06-10 49,767
7 Gbps Differential Signaling I/F 표준.. 인터넥스 2011-06-07 25,179
6 Transmission Line에서 Impedance란? 인터넥스 2011-06-07 30,287
5 Signal analysis시 필요 자료 인터넥스 2011-05-27 18,704
4 DDR2/ DDR3의 고속화 집적화에 .. 인터넥스 2011-05-27 38,203
3 Analysis 명칭의 정의 인터넥스 2011-05-26 19,780
   1  2  3  4