HOME자료실보기
  Digital System에서의 Setup / Hold Time 작성일 : 2011-06-20          조회수 : 69,449  
  작성자 : 인터넥스  

§ Setup Time이란?

Switching이 일어나기 전까지 입력이 정확히 인식되는데 필요한 최소 유지 시간을 말합니다.
Data의 파형이 High인지 Low인지를 판별하는데 필요한 최소시간을 의미합니다.

 

§ Hold Time이란?

Switching이 일어난 후 상태의 변화가 정확히 인식되도록 필요한 최소 시간을 말합니다. 즉 판별된 결과가 유지되어야 하는 최소시간을 의미합니다.

 

아래의 그림 1 Setup Time Hold time을 만족시키는 그림입니다.




아래의 그림 2 Setup Time Violation에 대한 그림입니다.





그림 3 Hold Time Violation에 대한 그림입니다.





§ Setup Time Hold Time을 만족시키지 않을 때의 문제점

그렇다면 이번에는 Setup Time Hold Time을 만족시키지 않았을 때는 어떠한 문제점이 생기는지에 대해 알아보겠습니다.

우선 당연한 말이지만 정상 동작을 하지 못하게 됩니다.

쉽게 설명하자면 위의 그림 2를 보면 Clock“1”이 되었을 때 Data의 경우 Chip이 요구하는 Setup Time까지 “1”을 유지하고 있어야
“1”로 인식하게 됩니다. 하지만 요구하는 Setup Time 전에 Data Switching 되고 있다는 것을 볼 수 있습니다. 따라서 이러한 경우
Data“0”인지 “1”인지를 정확하게 인식하지 못해 오작동을 할 수 있다는 겁니다. 이를 Setup Time Violation이라고 합니다.

마찬가지로 Hold Time Violation은 그림 3에서 보듯이 Clock“1”이 된 후에 Data Chip이 요구하는 Hold Time을 유지하고 있어야
정확하게 “1”이라고 판별하게 됩니다. 하지만 그 전에 다시 Switching이 되므로 역시 “1”인지를 정확하게 인식하지 못하게 됩니다.

 

 

§ Timing길이가 아닌 “Delay”

그렇다면 이러한 Setup/Hold Time Violation이 발생되지 않게 하기 위해선 어떻게 해야 할까요?

위의 그림에서 보듯이 결국은 Clock Delay Data Delay를 고려해서 Setup Time Hold TimeMargin안에 들어오게 설계를 하면 됩니다.

여기서 중요한 점은길이를 맞추는 것이 아니고 “Delay”를 맞춰야 한다는 겁니다.

왜냐하면 같은 길이라고 할지라도 Microstrip Stripline Delay는 차이가 나기 때문입니다.

아래의 그림 및 표는 길이 등 다른 조건은 모두 동일하고 구조만 Microstrip Stripline으로 구현한 Simulation 결과입니다.






위의 결과를 보면 알 수 있듯이 파형이나 특성 등에는 큰 차이가 없으나 Flight Time , Delay는 차이가 난다는 것을 알 수 있습니다.
다음의 수식을 보면 일반적으로 Microstrip 구조에서 속도가 더 빠르다는 것을 알 수 있습니다
.





여기서 v propagation velocity이며, c는 빛의 속도, er은 유전율, TD time delay, 그리고 xTransmission Line의 길이를 의미합니다.

예를 들어 같은 Bus Signal 중 어떤 net Stripline에 배선을 하고 어떤 net Microstrip에 배선을 한 경우 길이를 동일하게 설계했더라도
System이 정상적인 동작을 하지 않을 수도 있다는 말입니다.

 

이렇듯 Timing은 길이를 맞춘다고 되는 것이 아니고 Delay를 맞춰야 되는 문제이므로 System의속도가 점점 더 빨라짐에 따라
Timing을 맞추기 위해서는 더 많은 신경을 써야만 합니다.





                                                           참고자료 : HIGH-SPEED DIGITAL SYSTEM DESIGN

 

작성자  :  Internex CAE Team

Park. Jung Yoon



 

첨부파일 다운로드

로그인 후 등록 할 수 있습니다.

 
번호 제목 글쓴이 작성일 파일 조회수
17 Crosstalk 인터넥스 2011-07-13 51,512
16 Topology 개요 인터넥스 2011-07-13 26,541
15 Gbps Differential Signaling의 검토.. 인터넥스 2011-06-27 24,198
14 System Clock의 구성 방식 인터넥스 2011-06-27 24,404
13 Signal Fan-out 인터넥스 2011-06-27 34,799
12 => Digital System에서의 Setup / Hold T.. 인터넥스 2011-06-20 69,450
11 Impedance matching 방법 인터넥스 2011-06-20 78,381
10 Impedance mismatching시 발생하는 .. 인터넥스 2011-06-20 28,717
9 PCB Transmission Line Impedance의 구.. 인터넥스 2011-06-10 42,866
8 PCB Stack-Up 시 고려사항 인터넥스 2011-06-10 50,283
7 Gbps Differential Signaling I/F 표준.. 인터넥스 2011-06-07 25,563
6 Transmission Line에서 Impedance란? 인터넥스 2011-06-07 30,557
5 Signal analysis시 필요 자료 인터넥스 2011-05-27 19,139
4 DDR2/ DDR3의 고속화 집적화에 .. 인터넥스 2011-05-27 38,500
3 Analysis 명칭의 정의 인터넥스 2011-05-26 20,077
   1  2  3  4