HOME자료실보기
  System Clock의 구성 방식 작성일 : 2011-06-27          조회수 : 24,030  
  작성자 : 인터넥스  

§ Common Clock Timing


Common Clock Timing 방식이란 Clock Driver가 외부에 따로 있는 방식으로 하나의 Clock Driver(ex. CPU)로 들어가고 하나의 Clock Receiver(ex. Memory)으로 들어가는 방식입니다. Driver Receiver가 동일한 Clock 원으로부터 Clock 신호를 받는 형태입니다.

Clock Driver가 외부에 있으므로 상대적으로 동작 속도의 한계가 낮은 편이며 Clock Driver에서 CPUMemory로 들어가는 신호의 Propagation Delay가 중요한 요소로 작용합니다.

CLK_cpu CLK_memory cpu memory Data를 주고 받을 때 기준이 됩니다.

Propagation Delay Pattern의 길이와 비례는 하지만 Pattern의 길이가 같다고 Propagation Delay가 동일하진 않습니다.




§ Source Synchronous Timing


Source Synchronous Timing 방식이란 Clock Data가 나란히 같은 Device에서 나오는 방식으로 Driver에서 Clock 신호를 생성하여 Data와 함께 Receiver로 보내는 방식입니다.

이 방식은 같은 Device에서 Clock Data가 나오기 때문에 Propagation Delay에 크게 의존하지 않아 상대적으로 높은 동작 속도에서 사용합니다. 이 방식의 대표적인 예가 DDR Interface입니다.






                                                           참고자료 : HIGH-SPEED DIGITAL SYSTEM DESIGN

 

작성자  :  Internex CAE Team

Park. Jung Yoon



 

첨부파일 다운로드

로그인 후 등록 할 수 있습니다.

 
번호 제목 글쓴이 작성일 파일 조회수
17 Crosstalk 인터넥스 2011-07-13 50,859
16 Topology 개요 인터넥스 2011-07-13 26,300
15 Gbps Differential Signaling의 검토.. 인터넥스 2011-06-27 23,828
14 => System Clock의 구성 방식 인터넥스 2011-06-27 24,031
13 Signal Fan-out 인터넥스 2011-06-27 34,551
12 Digital System에서의 Setup / Hold T.. 인터넥스 2011-06-20 68,866
11 Impedance matching 방법 인터넥스 2011-06-20 77,860
10 Impedance mismatching시 발생하는 .. 인터넥스 2011-06-20 28,278
9 PCB Transmission Line Impedance의 구.. 인터넥스 2011-06-10 42,581
8 PCB Stack-Up 시 고려사항 인터넥스 2011-06-10 49,765
7 Gbps Differential Signaling I/F 표준.. 인터넥스 2011-06-07 25,179
6 Transmission Line에서 Impedance란? 인터넥스 2011-06-07 30,287
5 Signal analysis시 필요 자료 인터넥스 2011-05-27 18,704
4 DDR2/ DDR3의 고속화 집적화에 .. 인터넥스 2011-05-27 38,203
3 Analysis 명칭의 정의 인터넥스 2011-05-26 19,779
   1  2  3  4