|
§ Common Clock Timing
Common Clock Timing 방식이란 Clock Driver가 외부에 따로 있는 방식으로 하나의 Clock은 Driver단(ex. CPU)로 들어가고 하나의 Clock은 Receiver단(ex. Memory)으로 들어가는 방식입니다. 즉 Driver와 Receiver가 동일한 Clock 원으로부터 Clock 신호를 받는 형태입니다.
Clock Driver가 외부에 있으므로 상대적으로 동작 속도의 한계가 낮은 편이며 Clock Driver에서 CPU와 Memory로 들어가는 신호의 Propagation Delay가 중요한 요소로 작용합니다.
CLK_cpu와 CLK_memory는 cpu와 memory가 Data를 주고 받을 때 기준이 됩니다.
Propagation Delay는 Pattern의 길이와 비례는 하지만 Pattern의 길이가 같다고 Propagation Delay가 동일하진 않습니다.
§ Source Synchronous Timing
Source Synchronous Timing 방식이란 Clock과 Data가 나란히 같은 Device에서 나오는 방식으로 Driver에서 Clock 신호를 생성하여 Data와 함께 Receiver로 보내는 방식입니다.
이 방식은 같은 Device에서 Clock과 Data가 나오기 때문에 Propagation Delay에 크게 의존하지 않아 상대적으로 높은 동작 속도에서 사용합니다. 이 방식의 대표적인 예가 DDR Interface입니다.
참고자료 : HIGH-SPEED DIGITAL SYSTEM DESIGN
작성자 : Internex CAE Team
Park. Jung Yoon
|
첨부파일 다운로드
