HOME자료실보기
  Gbps Differential Signaling의 검토사항 작성일 : 2011-06-27          조회수 : 24,197  
  작성자 : 인터넥스  

GHz 이상의 주파수로 동작하는 I/F 에서는 MHz에서 동작하는 I/F에 비해 기존에 중요하게 판단되지 않던

추가적인 문제가 발생합니다. 기존에 중요시 되던 Impedance matching, Return path control Reflection / Crosstalk 등으로 인한
Noise 발생에 더하여 ISI (Inter symbol interference), Dielectric loss, Stub effect등의 문제가 존재합니다. System의 원활한 동작을 위해
이러한 요인들은 검토되어야 합니다.  

                                                                                             

 

1.        ISI (Inter Symbol Interference)


-          통신 System 상에서 하나의 Symbol(1 개의 bit)이 그 이후의 Symbol을 방해하는 신호 왜곡의 한 형태입니다.
이전 신호가 노이즈와 비슷한 역할을 해서 Signaling을 불안정하게 만드는 현상입니다.

아래 그림에서 보면, ISI의 영향을 받은 Signal TransitionTiming 상의 차이를 발생시키고,
결과적으로 Receiver에서 Signal을 받을 시에 에러의 원인이 될 수 있습니다. 이러한 현상은 주로
고속 Signaling Interface에서 많이 문제시 되며, Transmitter Receiver에서 Equalization Error correct code 등을
통하여 ISI를 제거 될 수 있습니다.







2.        Dielectric loss


-          PCB Trace 상의 LossSkin effect loss Dielectric loss로 나눌 수 있습니다. Skin effect loss

주파수 증가에 따라 Current Conductor (여기서는 PCB trace)의 표면에 집중되어 흐르는 현상에 따라
생기는 손실이고, Dielectric loss Conductor를 둘러 싸고 있는 Dielectric Material(유전물질)에 의해 생기는 손실입니다.
Dielectric loss
는 주파수에 비례해 증가하며, Material Dielectric constant(유전율) Loss tangent(유전손실)와 연관이 있습니다.
Gbps
대의 I/F를 사용할 경우 일반적인 FR4 대신 저유전율 Material과 유전손실이 적은 Material을 적용하여 PCB 제작에 반영하기도 합니다.

         아래는 Dielectric loss를 표현하는 수식과 일반적인 FR4의 주파수에 따라 변하는 유전율을 나타낸 그림 입니다.











3.     Stub Effect



-
      
Gbps대의 Signaling에서 영향을 주는 추가적인 요인으로는 PCB Via 또는 Connector에 존재하는 Stub가 있습니다.
이러한 Stub PCB상에서 Termination 되지 않은 Transmission Line으로, Stub의 길이에 따라 Signal
특정 주파수 성분의 Resonator 역할을 하게 됩니다. Stub의 길이가 길어질수록 Impedance discontinuity가 증가하며,
결과적으로 Signal Path 전체의 Loss를 증가시킵니다. Stub는 가능한 한 제거되거나, 최소의 길이를 갖도록 해야 합니다.
PCB
제조 시 Back Drilling을 통하여 제거 할 수 있습니다. Stub 3D EM Simulator상에서 Modeling 되어
전체 Signal Path Simulation 결과에 반영이 됩니다. 아래 그림은 Stub의 구조와 0.24 inch ( 6 mm)의 두께를 가진
PCB board에서의 Stub 존재 유무에 따른 S21의 차이를 기술하고 있습니다.


















                                  참고자료 :  Signal integrity effects of vias, stubs, and minimizing their visibility

                                  (Polarinstruments, AP8166)

                                                Connector and chip vendor Unite to produce a high-performance
                                                  10 Gb/s NRZ-Capable 
Serial backplane (DesignCon 2003)

                                               Connectors, Via and Stubs (some semi-random observations, 
                                                  teraspeed consulting group, 2002)

                                      High-Speed Digital System Design (Stephen H. Hall)

                
                                 작성자  :  Internex CAE Team

                                 Lee. Hoon Joo



 

첨부파일 다운로드

로그인 후 등록 할 수 있습니다.

 
번호 제목 글쓴이 작성일 파일 조회수
17 Crosstalk 인터넥스 2011-07-13 51,511
16 Topology 개요 인터넥스 2011-07-13 26,541
15 => Gbps Differential Signaling의 검토.. 인터넥스 2011-06-27 24,198
14 System Clock의 구성 방식 인터넥스 2011-06-27 24,404
13 Signal Fan-out 인터넥스 2011-06-27 34,799
12 Digital System에서의 Setup / Hold T.. 인터넥스 2011-06-20 69,449
11 Impedance matching 방법 인터넥스 2011-06-20 78,381
10 Impedance mismatching시 발생하는 .. 인터넥스 2011-06-20 28,717
9 PCB Transmission Line Impedance의 구.. 인터넥스 2011-06-10 42,866
8 PCB Stack-Up 시 고려사항 인터넥스 2011-06-10 50,283
7 Gbps Differential Signaling I/F 표준.. 인터넥스 2011-06-07 25,563
6 Transmission Line에서 Impedance란? 인터넥스 2011-06-07 30,557
5 Signal analysis시 필요 자료 인터넥스 2011-05-27 19,139
4 DDR2/ DDR3의 고속화 집적화에 .. 인터넥스 2011-05-27 38,500
3 Analysis 명칭의 정의 인터넥스 2011-05-26 20,077
   1  2  3  4