System Board상의 Timing 분석을 위해서는 Test Load를 고려해야 합니다.
우선 Test load에 대해 알아보겠습니다.
Figure 3의 상단의 그림(Typical point-to-point board route)은 System Board를 구현할 때
Output device pin과 Input device pin이 연결된 “Board Route”구조이고, 하단의 그림(Typical
tester route)은 일반적인 Datasheet에서 볼 수 있는 “Tester Route” 구조입니다.
Simulation 환경 상에서 Device의 Output pin에서 출력된 신호는 Transmission line의
Impedance mismatching이나 Input device pin에서 반사된 신호의 영향 때문에 기준 시점으로
사용 되기는 어렵습니다.
또한 이와 같은 이유로 Figure 3. 의 A, B지점에서 Timing을 측정할 경우, Datasheet상의
Timing(C)과 차이가 발생하게 됩니다.
이러한 Timing 값의 차이가 어떤 영향을 미치는지 알아보겠습니다.
Figure 4와 Figure 5는 A, C 지점의 Timing을 측정한 값의 차이가 Transmission line과 Input device pin에서
Timing(B0, C)에 어떤 영향을 주는지 보여줍니다. (A0, B0, C0는 A, B, C 지점에서의 Timing을 나타냄.)
우선 Figure 4.를 보면 Board loading time(A0)이 Tester loading time(C0)보다 크면(C0 < A0), Input device pin에서
Timing(B0 )이 커지고, Input device pin에서 Timing(B0) 값과 Datasheet timing 값(C0)과 차이(B0-C0)도 커집니다.
반대로 Figure 5.에서 Board loading time(A0)이 Tester loading time(C0)보다 작은 경우(C0 > A0), B0는 작으며,
이로 인해 Input device pin에서 Timing(B0)과 Datasheet timing 값(C0)의 차이(B0-C0)는 작아집니다.
이와 같이 Board loading timing(A0)값과 Tester loading timing(C0)값에 따라 Input device pin에서의 Timing(B0)이
달라지게 되므로 AC timing 분석을 하는데 영향을 줍니다. 그러므로 System Board와 Datasheet의 Tester circuit에서
Timing 값은 매우 중요합니다.
뒤에 이어지는 내용은 다음 게시물에 계속됩니다.
|
첨부파일 다운로드
