HOME
자료실
보기
자료 update가 지연되는 점 거듭 양해 바랍니다.
작성일 :
2011-12-07
조회수 :
26,131
작성자 :
인터넥스
현재 SI, PI 관련 업무가 많은 관계로 자료 update가 지연되는 점 거듭 사과드립니다.
빠른 시일 내에 자료를 정리하여 올리도록 하겠습니다.
방문해 주셔서 감사합니다.
첨부파일 다운로드
로그인 후 등록 할 수 있습니다.
번호
제목
글쓴이
작성일
파일
조회수
17
Crosstalk
인터넥스
2011-07-13
48,475
16
Topology 개요
인터넥스
2011-07-13
25,043
15
Gbps Differential Signaling의 검토..
인터넥스
2011-06-27
22,834
14
System Clock의 구성 방식
인터넥스
2011-06-27
22,738
13
Signal Fan-out
인터넥스
2011-06-27
32,293
12
Digital System에서의 Setup / Hold T..
인터넥스
2011-06-20
65,252
11
Impedance matching 방법
인터넥스
2011-06-20
75,220
10
Impedance mismatching시 발생하는 ..
인터넥스
2011-06-20
27,178
9
PCB Transmission Line Impedance의 구..
인터넥스
2011-06-10
41,207
8
PCB Stack-Up 시 고려사항
인터넥스
2011-06-10
47,308
7
Gbps Differential Signaling I/F 표준..
인터넥스
2011-06-07
24,179
6
Transmission Line에서 Impedance란?
인터넥스
2011-06-07
27,913
5
Signal analysis시 필요 자료
인터넥스
2011-05-27
17,938
4
DDR2/ DDR3의 고속화 집적화에 ..
인터넥스
2011-05-27
37,182
3
Analysis 명칭의 정의
인터넥스
2011-05-26
18,932
1
2
3
4