HOME자료실보기
  Pre-SI 결과서 예제(3) 작성일 : 2015-01-13          조회수 : 3,727  
  작성자 : 인터넥스 이메일 : jcshim@internex.co.kr            

Sample Pre-Analysis 결과서(3)

 위의 내용은 Clock에 대한 Topology의 Guide 및 파형이었다면 다음은 Data에 대한 Topology의 Guide 및 파
형과 Data 값입니다.

 Synchronous Timing의 경우 Data는 Clock에 동기를 하므로 Data 자체의 길이보다는 Clock 과의 길이
관계
가 중요합니다. 따라서 Length Design Guide에도 Clock의 길이 대비 얼마 식으로 주어지게 됩니다.



 아래 Table을 보면  Result Summary 란이 있습니다. 이 란은 Clock과 Data 간의 Timing Skew 값을 나
타내
는 표입니다. 앞서 선정한 Timing Spec.에 들어오는지를 판단하는 중요한 요소입니다. 이 Timing
Skew 값이
Spec. In이 되도록 하는 것이 포인트라 하겠습니다.

첨부파일 다운로드

로그인 후 등록 할 수 있습니다.

 
번호 제목 글쓴이 작성일 파일 조회수
17 Crosstalk 인터넥스 2011-07-13 27,720
16 Topology 개요 인터넥스 2011-07-13 14,355
15 Gbps Differential Signaling의 검토.. 인터넥스 2011-06-27 12,744
14 System Clock의 구성 방식 인터넥스 2011-06-27 11,514
13 Signal Fan-out 인터넥스 2011-06-27 18,462
12 Digital System에서의 Setup / Hold T.. 인터넥스 2011-06-20 31,473
11 Impedance matching 방법 인터넥스 2011-06-20 47,143
10 Impedance mismatching시 발생하는 .. 인터넥스 2011-06-20 16,130
9 PCB Transmission Line Impedance의 구.. 인터넥스 2011-06-10 26,617
8 PCB Stack-Up 시 고려사항 인터넥스 2011-06-10 26,036
7 Gbps Differential Signaling I/F 표준.. 인터넥스 2011-06-07 14,198
6 Transmission Line에서 Impedance란? 인터넥스 2011-06-07 13,301
5 Signal analysis시 필요 자료 인터넥스 2011-05-27 10,066
4 DDR2/ DDR3의 고속화 집적화에 .. 인터넥스 2011-05-27 23,768
3 Analysis 명칭의 정의 인터넥스 2011-05-26 10,216
   1  2  3  4