HOME자료실보기
  Sample Post-Analysis 결과서(3) 작성일 : 2015-02-06          조회수 : 3,320  
  작성자 : 인터넥스  

Sample Post-Analysis 결과서(3)

 다음은 DQS Signal의 파형 및 결과값 입니다. 앞서 말씀 드렸듯이 Post-SI는 전체 Net을 모두 확인해 보는 작업이
므로 아래의 DQS Signal의 경우 DQS0 ~ DQS7을 모두 제시합니다.







 위의 결과를 보면 DQS3 Signal의 Fast mode에서 Setup Skew Violation이 발생하는 것을 알 수 있습니다. Timing
Spec.은 1.9ns이므로 약 12ps 정도 초과를 합니다. 물론 이 정도의 차이는 Fast mode 이기 때문에 실제 동작상에는
크게 문제가 되지 않을 수 있으나 추후 CAD 수정을 할 경우에는 길이를 조절할 필요가 있습니다.


 마찬가지로 DQ Signal과 Address, Control Signal도 모든 net을 Simulation 해서 Reporting을 하면 됩니다. 

 이렇듯 Post-SI 목적은 Pre-SI를 하지 않고 설계를 완료한 Board를 조립, 제작하기 전에 Board의 동작을 확인하고
싶다거나 조립 후 Test를 해 봤는데 특정 Interface에서 정상적인 동작을 하지 않아 원인을 찾고 싶을 때 하는
Simulation 방법입니다.

첨부파일 다운로드

로그인 후 등록 할 수 있습니다.

 
번호 제목 글쓴이 작성일 파일 조회수
17 Crosstalk 인터넥스 2011-07-13 25,416
16 Topology 개요 인터넥스 2011-07-13 13,427
15 Gbps Differential Signaling의 검토.. 인터넥스 2011-06-27 11,950
14 System Clock의 구성 방식 인터넥스 2011-06-27 10,785
13 Signal Fan-out 인터넥스 2011-06-27 17,464
12 Digital System에서의 Setup / Hold T.. 인터넥스 2011-06-20 28,003
11 Impedance matching 방법 인터넥스 2011-06-20 40,152
10 Impedance mismatching시 발생하는 .. 인터넥스 2011-06-20 15,273
9 PCB Transmission Line Impedance의 구.. 인터넥스 2011-06-10 24,680
8 PCB Stack-Up 시 고려사항 인터넥스 2011-06-10 23,759
7 Gbps Differential Signaling I/F 표준.. 인터넥스 2011-06-07 13,277
6 Transmission Line에서 Impedance란? 인터넥스 2011-06-07 12,289
5 Signal analysis시 필요 자료 인터넥스 2011-05-27 9,378
4 DDR2/ DDR3의 고속화 집적화에 .. 인터넥스 2011-05-27 20,482
3 Analysis 명칭의 정의 인터넥스 2011-05-26 9,640
   1  2  3  4